

一、实验目的和要求

实验目的：

- 1、了解可编程数字系统设计的流程；
- 2、掌握 Quartus 软件的使用方法；
- 2、掌握原理图输入方式设计数字系统的方法和流程。

实验要求：


模 60 计数器

- 1、根据设计要求设计电路，在预习报告上记录设计过程，并设计验证方案；
- 2、用原理图输入法设计电路并编译，分析编译时产生的错误和警告信息；
- 3、对电路进行功能仿真，并记录和分析全部仿真结果；
- 4、对电路进行编译、综合、分配管脚和适配；
- 5、对电路进行时序仿真，并记录和分析仿真结果；
- 6、将仿真正确的设计下载到实验箱上，连接输入输出设备进行板级验证。

二、实验设计

模 10 计数器


新建 count10.bdf，采用同步置数法，当达到 1001 时 LD 为 0，下一个时钟置为 0000。同时封装好其他引脚，封装为 count10.bsf，原理图如下



图表 1 模 10 计数器原理图

模 6 计数器


新建 count6.bdf, 采用同步置数法, 当达到 0101 时 LD 为 0, 下一个时钟置为 0000。同时封装好其他引脚, 封装为 count6.bsf, 原理图如下



图表 2 模 6 计数器原理图

模 60 计数器


创建 count60.bdf, 连接模 10 计数器与模 6 计数器, 采用异步时序, 将低位片进位信号连接至高位片时钟信号, 同时封装好其他引脚, 封装为 count60.bsf, 原理图如下




图表 3 模 60 计数器原理图

功能仿真

创建 lab5.bdf，调用 count60 模块，创建激励波形文件 lab5.vmf，使用 Simulator Tool 仿真，将 CP 接入时钟信号，选择 Functional 进行功能仿真，原理图与仿真结果如下




图表 4 原理图



图表 5 功能仿真结果

时序仿真

将 CP 接入时钟信号，选择 Timing 进行功时序仿真，仿真结果如下



图表 6 时序仿真结果

管脚分配与下载

安装 USB-Blaster，初始化后切换芯片为 Cyclone IV EP4CE6F17C8N，分配管脚如下

	Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
1	CO	Output	PIN_A12	7	B7_N0	2.5 V (default)	
2	CP	Input	PIN_B16	6	B6_N0	2.5 V (default)	
3	QH0	Output	PIN_A7	8	B8_N0	2.5 V (default)	
4	QH1	Output	PIN_B7	8	B8_N0	2.5 V (default)	
5	QH2	Output	PIN_A6	8	B8_N0	2.5 V (default)	
6	QH3	Output	PIN_B6	8	B8_N0	2.5 V (default)	
7	QL0	Output	PIN_A11	7	B7_N0	2.5 V (default)	
8	QL1	Output	PIN_B9	7	B7_N0	2.5 V (default)	
9	QL2	Output	PIN_A9	7	B7_N0	2.5 V (default)	
10	QL3	Output	PIN_A8	8	B8_N0	2.5 V (default)	
11	<new node>						

图表 7 管脚分配图

编译，使用 Programmer 下载到开发板上，高位、低位输出对应管脚连接至实验板的数码管，连接时钟信号，观察记数结果。


三、实验仪器

硬件：数字电路实验板，FPGA 开发板；

软件：Quartus

四、实验记录

连接对应管脚，数字显示屏符合模 60 计数器要求，实物图如下



图表 8 实物图

五、实验分析

设计原理与逻辑分析

本实验通过级联两个低模数的计数器来实现模 60 计数器。其中，低位片为模 10 计数器，高位片为模 6 计数器。模 10 计数器（个位）：采用同步置数法。当计数器状态达到 1001（二进制的 9）时，译码电路使置数端 $LD = 0$ ，在下一个时钟脉冲上升沿到来时，计数器同步清零并重新开始计数（状态范围：0000 ~ 1001）。

模 6 计数器（十位）：同样采用同步置数法。当状态达到 0101（二进制的 5）时， $LD = 0$ ，下一个时钟上升沿时清零（状态范围：0000 ~ 0101）。

级联方式：本实验采用了异步时序级联。将低位片（模 10）的进位输出信号作为高位片（模 6）的时钟输入 CP。当个位从 9 翻转到 0 时，产生跳变触发十位计数加 1，从而实现 60 的计数周期（状态范围：00 ~ 59）。

仿真结果分析

功能仿真：在不考虑器件和导线传输延时的理想状态下，波形严格按照逻辑关系变化。当 CP 脉冲不断输入时，低位片输出从 0000 渐变至 1001，随后高位片加 1，低位片清零。当整体状态达到 0101 1001（即 59）后的下一个时钟，系统回到 0000 0000（即 00），验证了逻辑设计的正确性。

时序仿真：考虑了芯片的实际物理延时。从时序波形图（图表 6）中可以明显观察到，在时钟上升沿到来与输出引脚状态改变之间存在一定的传输延迟。此外，由于采用了异步级联，高位片的触发取决于低位片的输出，因此十位数据的刷新相对个位数据存在轻微的累积延时。但在本实验的低频时钟下，该延时不会导致毛刺或逻辑错误，系统运行稳定。

管脚分配与硬件验证

在 Quartus 中将芯片型号切换为 Cyclone IV EP4CE6F17C8N，并结合实验箱引脚图进行了引脚绑定。经编译下载后，通过实验板的数码管观察到输出信号随外部时钟准确地在 00 ~ 59 之间循环递增，完全符合模 60 计数器的技术指标，实现了板级验证。

六、实验小结

本次实验顺利完成了模 60 计数器的硬件描述与硬件实现，具体收获与体会如下：

掌握了自顶向下的数字系统设计流程：实验中通过“设计子模块（count10.bdf、count6.bdf）→封装元件→顶层原理图连线（count60.bdf）”的过程，使我深刻体会到了模块化设计的优势。

掌握 Quartus 软件进行开发：掌握了使用 Quartus 进行原理图输入、建立激励波形文件

(.vwf)、运行功能仿真与时序仿真的操作。学会了如何通过分析编译产生的 Warning 和 Error 信息来排查电路连接中的隐患，并掌握了通过 Programmer 进行芯片下载的步骤。

加深了对同步置数与异步级联的理解：在实验过程中，对比了同步时序逻辑与异步时序逻辑的特点。通过观察时序仿真中的延迟波形，我更加直观地理解了竞争冒险和传输延时对实际电路的影响。

提升了软硬件协同调试的能力：从理论设计、软件仿真，再到最终实验箱上的实物验证，整个过程让我闭环了“理论-仿真-实物”的认知。数码管的正确显示证明了设计方案的成功